Grafing, 11.06.1982 (he) — »Auch wenn unser Markt zweifellos der gesamte Weltmarkt ist, so beabsichtigen wir, in Europa die strategische Rolle einzunehmen, die führende japanische und amerikanische Hersteller in ihren Ländern innehaben.« Selbstbewußte Worte, mit denen der Sizilianer Pasquale Pistorio, Chief Executive Officer, von SGS-Ates, bei der Eröffnung des neuen Entwicklungszentrums in Grafing bei München die gesteckten Ziele seiner Firma beschreibt
die Voraussetzungen, die Geschicke der europäischen Halbleiterindustrie und eng damit verknüpft der Elektronikindustrie selbst als europäische Firma in die Hand zu nehmen, seien trotz Vorteilen der Amerikaner und Japaner, so Pistorio, durchaus vorhanden: »Diese Voraussetzungen sind vor allem die verfügbare Intelligenz, der Status der Infrastruktur und die finanziellen züge sieht Pistorio in dem neuen Entwicklungszentrum für integrierte Schaltungen in Grafing vereint.
Pietro Fox, Geschäftsführer von SGS-Ates in Deutschland, erwartet bei einer Entwicklung von jährlich 20 neuen ICs einen Umsatz von 120 Millionen Mark pro Jahr durch dieses neue Design-Center. Insgesamt wird laut Fox mit einer jährlichen Steigerungsrate ab 1983 von mindestens 30 Prozent bei SGSAtes gerechnet (Steigerungsrate 1981 über 20 Prozent, erwarte ter Umsatzzuwachs 1983 mehr als 25 Prozent). Damit wäre die Hauptzielsetzung, 1983 Gewinn zu erwirtschaften, erreicht.
Die im Entwicklungszentrum realisierten Schaltungen sind entweder kundenorientiert, systemspezifisch oder reine Standardprodukte. Acht bipolare und neun MOS-Technologienstehen dabei zur Verfügung. Wesentliches Augenmerk legt man laut Design-Center-Leiter Günther Oetke auf eine drastische Reduzierung der Entwicklungszeit einer integrierten Schaltung von bisher durchschnittlich 58 Wochen auf 20 Wochen für funktionsfähige Muster. Neben rechnergestütze-Schaltungs-(VAX) und Layout-Entwurfsverfahren (Calma) und einer engen Zusammenarbeit mit den Kunden erwartet Oetke auch durch das Entwicklungs-Modul-System »EMS« erheblich reduzierte Entwicklungszeiten. Aus zur Zeit 40 spezifizierten digitalen und analogen Bausteinen (bis zu vier auf einem Chip), die als Funktionsmodule in 20poligen DIPs verpackt sind, kann der Anwender sein Breadboard erstellen. Zusätzlich wird SGSAtes ab Ende 1982 die ersten Gate-Arrays ins Programm aufnehmen (bis 1000 Gatter, Si-Gate-CMOS) und 1983 durch eine 3,5-/;m-CMOS-Technologie mit zwei Metall-Verdrahtungsebenen auf 3000 Gatter pro Chip erweitern. Ziel sei auch hier »bis zu 50 Gate-Array-Entwicklungen« pro Jahr
1982_06_11_M&T23S01f_he-Artikel_Entwicklungszentrum-Eröffnung-IS-SGS-Ates